CLIPPEDIMAGE= JP362143473A

PAT-NO: JP362143473A

DOCUMENT-IDENTIFIER: JP 62143473 A

TITLE: SEMICONDUCTOR DEVICE

**PUBN-DATE: June 26, 1987** 

INVENTOR-INFORMATION: NAME HORIUCHI, KATSUTADA HARA, NOBUO

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP60282856

APPL-DATE: December 18, 1985

INT-CL (IPC): H01L029/78;H01L021/28;H01L029/54

US-CL-CURRENT: 257/384,257/E29.146

ABSTRACT:

PURPOSE: To protect a silicide film from corrosion, by forming a highly

conductive film having a resistance to an etchant used for interlayer insulation film after the formation of the silicide film and before the deposition of the interlayer insulation film and the formation of a contact

hole.

CONSTITUTION: A field oxide film 2, a gate insulation film 3, a gate electrode

4, a gate protecting insulation film 5 and a gate side wall insulation film 6

are formed on a silicon substrate 1. P ions are then implanted to form a

source diffusion layer 7 and a drain diffusion layer 8. A Ti film 22 is subsequently adhered on the whole surface. The substrate is then heat treated

to form TiSi<SB>2</SB> films 9 and 10. After a TiW film is adhered on the

whole surface, diffusion inhibition films 131 and 141 are selectively formed so

as to cover the films 9 and 10. An interlayer insulation film 15 is deposited

and provided with an opening at a position as required. Finally, source and

drain electrodes 16 and 17 are formed of Al.

COPYRIGHT: (C)1987, JPO& Japio

# @ 公 開 特 許 公 報 (A) 昭62-143473

(i)Int Cl.

識別記号

庁内整理番号

**四公開 昭和62年(1987)6月26日** 

H 01 L 29/78 21/28 29/54 8422-5F 7638-5F

審査請求 未請求 発明の数 2 (全10頁)

**公発明の名称** 半導体装置

②特 願 昭60-282856

**匈出** 願 昭60(1985)12月18日

⑦発 明 者 堀 内

勝 忠

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

@発明者 原

信 夫

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

创出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外1名

明 軐 ゼ

発明の名称 半導体装置

# 特許額求の範囲

- 2. 特許請求の範囲第1項記載の半導体装置に於 て、該導電膜は該金属硅化物層と自己整合の関 係で構成されていることを特徴とする半導体装 図。
- 3. 半導体基板と反対導電型を有する第1及び第 2の拡散層の一部が第1の絶縁膜を介してゲート電極により覆れ、該ゲート電極の側壁には第 2の絶縁膜が構成された半導体装置に於て、該

拡散層は該第2の絶縁膜機により導入され、該 拡散層上には該第2の絶縁膜に瞬接して設けられた第3の絶縁膜と、該第3の絶縁膜に隣接して記けられた第3の絶縁膜に関接して金属硅化物層が設けられていることを特徴と する半導体装置。

# 発明の詳細な説明

# (発明の利用分野)

本発明は半導体装置に係り、特にソースドレイン拡散層の極後化に好適な超微細MOS型トランジスタに関する。

更に本発明は半導体装置に係り、特に電流利得を減することなくドレイン強電界を緩和し得る、 したがつて耐ホントキヤリア特性に優れた超微細 MOS型電界効果トランジスタ(以降単にトラン ジスタと略記す)に関する。

# (発明の背景)

半導体級競回路装置の跡高級競化に伴いその機成素子であるMOS型電界効果トランジスタ(以降単にMOSと略配する)は微細化され、ソース・ドレイン拡散層の接合深さも極遠化の傾向にあ

る。没い接合を构成する上で問題となるのが配線 材料であるアルミニウム(A8)とシリコン (Si) の共晶による接合つきめけの不良発生で ある。従来のMOSに於ては第2図で示すごとく、 ソース配径16及びドレイン危径17をn+ ソー ス拡触層18及びロ+ ドレイン拡散層19と接続 するコンタクト孔を介してイオン打込みで深い接 合を有するn+ 拡散層20, 21を形成し、A4 -Si共晶による接合つきぬけを防止している。 尚、第2回に於て1はP以俄取シリコン基板、2 はフィルド酚化悶、15は層間悠悠隠であり、 n - ソース拡放局71、及びドレイン拡散層81 はゲート電極4及びゲート保設絶録膜5をマスク にして形成している。3はゲート絶想膜である。 ソース及びドレインn+ 拡散周18、及び19は ゲート側壁絶線膜6をマスクにして形成している。 第2回のごとき従来樽遺に於て、AB-Si共品 による接合つきぬけを防止する深い拡散層20、 及び21は通常、層間絶線膜15の堆積とその所 **銀笛所への開孔の袋、イオン打込み法を用いて形** 

成している。したがつて打込みイオンの活性化の 為に1000℃前後の高温熱処理工程がn-拡放別 71、及び81やn+ 拡散/目18. 及び19の形 成役に施される結果となる。 したがつて a - 拡散 **慰71、及び81やn+拡散図18、及び19の** 接合級さの極適化を図る場合、上記の高温熱処理 工程が必要な限り一定値以上の極後化は不可能と なる。 第2回はソース・ドレイン拡放層が焖(P)、 又は硅器 (As) のn型不額物で构成される。い わゆるnチャネルMOSの母合であるが、拡触波 皮の速い囚费(B)のごときP型不均物でソース ・ドレイン拡散層が构成される、いわゆるPチヤ ネルMOSの場合、複複化は特に困礙となる。深 い接合を有するn+ 拡散圏20、及び21を形成 する怒処理工程を低温化した場合、不純物の活性 化は多少逸行するが接合リーク等の他の不良が発 生し好ましくない。

A g - S i 共晶による接合つきぬけを防止する 他の手段として、ソース・ドレイン拡散層上にタ ングステン (W) やモリブデニウム (Mo) 等の

シリサイドを形成し、周間絶縁膜の堆積と所望筒 所への開孔の後開孔により宛出されたシリコン基 板面をW膜に狙い、その後AR配線工程を実施す る方法も特別的59~205759等に記録されている。 上記ุ協会に於てWPはSi又はAAの拡散に対す る随般の役割を有し接合つきぬけを防止する効果 をもつ。ソース・ドレイン拡散層上がシリサイド 化された上記模成は極後化拡散層上に於ても拡散 層シート抵抗は十分に低抵抗化されており超微細 MOSとして極めて好ましい。上記ソース・ドレ イン拡散層のシリサイド化物流に於てず、Mェ亭 のシリサイドによるシート抵抗は6B至LOQ/ 口程度とシリサイド膜としては高抵抗であり、か つ表面状態も凸凹が激しく、さらに微細化された MOSに適用するには好ましくない。チクニウム (Ti) のシリサイド膜はシート抵抗も2Ω/口 程度と高融点金属のシリサイド膜としては最も低 抵抗であり、かつ表面状態も極めて平坦で超微細 MOSのソース・ドレイン拡散閉のシリサイド化 に適用する上で好ましい。しかし上記Tiのシリ

す。) をソース・ドレイン拡放層と自己競合的に 構成する手法が公知である。さらにチャネル畏が 1 μm以下のトランジスタに於ては5 V なる通常 似似動作でもホントキヤリア注入劣化等が生じさ せない為にソース・ドレイン開射圧を十分に高く するドレイン拡散燈構造も本発明者らにより特開 昭59-205759号として既に出頭されており第8図 のごとき構成となつている。第8図に於て、1は P 尊電型シリコン基板、 2 は菓子間分離用の厚い フイルド酸化膜、3はゲート酸化膜で60及び 70はゲート世極4とゲート保護絶縁膜5の個壁 に選択的に形成された第1のゲート側壁絶縁膜で ある。80及び90は各々低濃度 (n-) 拡散層 で形成されたソース領域とドレイン領域で、第1 のゲート個盤粕録瞭60及び70を拡散マスクと して形成されている。n- ソース拡散層80、及 びn‐ ドレイン拡散射90表面にはシリサイド層 12及び13が構成されており、各々ソース供極 17及びドレイン電極18とはバリアメタル層 15及び16を介して接続されている。14は恩

仰絶象膜である。第8図のごとき公知のトランジ スタに於て、ゲート低極4とシリサイド例12及 び13間を隔てるゲート側壁絶敏膜60及び70 はn- ソース拡散層80及びn- ドレイン拡散層 90の導入増としての役割を有している。 超微細 トランジスタに於けるn - ドレイン拡散層の役割 はドレイン強電界を緩和するものであり、その不 純物濃度及び接合課さ、さらにはシリサイド層 13とゲート電極4間の間隔等には所望回路構成 に基づく最適条件が存在する。上記のうち不純物 濃度の最適条件はゲート側壁絶縁膜60及び70 と無関係に設定できるが接合欲さはシリサイド恩 13とゲート発揮4間順脳、すなわちゲート側壁 格縁膜厚と独立に設定できない。特にシリサイド 磨13とゲート電極間間隔を所望館に設定した場 合、接合深さは上記設定値以上に設定しなければ ドレイン・ソース間の導通が保証されない。ゲー ト側壁絡縁膜60及び70としては従来堆積絶縁 膜、又はゲート電極4がシリコン辞膜等で構成さ れる場合その熱酸化膜で構成されていたが、上記

の各単一絶縁酸は所定膜厚以上なければ電気的に ぜい弱でゲート電極 4 とシリサイド暦 1 2 又は 1 3 間が短絡する為所定厚さ以下には設定できな かつた。一方、ゲート側壁絶縁膜 6 0 及び 7 0 を 厚く設定すれば必然的に接合深さも深く設定せね ばならないが、超微細トランジスタに於ては接合 深さの増大はパンチスル耐圧を低下させる欠点が 生ずる。

#### (発明の目的)

本発明の目的は極浅拡散層の極浅性を維持し、かつ配線工程に関連する接合破壊を解消しうる半導体装置を提供することにある。特にソース・ドレイン拡散層上がシリサイド化された超微細MOSに於て、コンタクト孔の開孔工器により損じられない構造を有する半導体装置を提供することが主たる目的である。

本発明の目的はソース・ドレイン拡散層上に高 励点金属、又はそのシリサイド膜が構成された超 敬細トランジスタに於て、ゲート電極と上記金属 又はシリサイド層間の短絡不良を生ずることなく、 かつソース・ドレイン接合線さをゲート個態絶縁 関序と独立な所望深さに設定し、ソース・ドレイ ン間耐圧を向上と特る半導体装置を提供すること にある。

#### 〔発明の概要〕

本発明はシリサイド層からの析出効果を用いて後い接合をシリサイド層からの析出効果を用いて600で以下の低温で形成し得る新規現象を見出し、その超微細MOSへの適用を検討する過程で見出した問題点の解消に関する。シリサイド層低下に0.1 乃至0.2 μm以上の深さを有するN・、又はP・拡散層を有する従来の微細MOSに於ては上記問題点は致命的不良に至らない。尚、新析出現象に関しては本発明者の一人により既出 取の特顧昭58-226847号等に記してあり、ここでの取削記載は省略する。

本発明に於てはAA配線工程に先だつ層間絶縁 膜へのコンタクト孔開孔時に下地シリサイド膜、 及びその直下の極没接合が輸去される事故を防止 する為、シリサイド膜形成後、層間絶縁膜のエツ ₩殴等の加工による下地シリサイド膜の侵強、 及び工程数の増加に関しては下地シリサイド膜上 にのみ選択的にW膜等が堆積される条件の化学気 相反応法を用いればいずれも解決できす法ずれに 生ずく機細化上の問題点も生じない。

本発明は第8図で示されるごとき従来トランジスタの問題点に鑑み、ゲート倒弦絡縁膜を二層以上の多層膜で構成する。絶縁膜のピンホール発生は絶縁膜を形成する基体の物質、及びその表面状態に極めて強く依存する。上記の表面状態は第1の絶縁膜の形成により改変されるため、第2及び

第3層以降の絶縁膜形成に及ぼす基体表面の影響 は第1の絶縁膜形成のものと異なっている。した がって、第2層目以降の絶縁膜に於るピンホール は、たとえ発生する場合でも、第1の絶縁膜内の ピンホール簡所に発生する。したがってゲート側 壁絶縁膜の多層構造化によりゲート電極とソース シリサイド層又はドレインシリサイド層間の短絡 が格段に低減される。

ゲート個盤絡録膜の多層化により、各絶録膜別に種々の役割を分租させることができる。すなわち、第1月目のゲート側壁絶録膜端をソース・ドレイン拡散層形成のマスクとして用い、第2月目のゲート側壁絶録膜の形成後ソース・ドレイント側壁絶縁膜の形成後を用いればゲートドリサイド層を形成することができる。 したができる かっと がっと なく 接合 深さ にん がっと 似 が と 関係 なく 接合 深 で を 役 に で を 役 に で を 役 に で と なく 超 微 細 トランジスタを実現できる。

(発明の実施例)

以下、本発明の実施例を図面をもつて説明する。 図面は説明の都合上、局部が拡大して示されてい るので注意を受する。

#### 实施例 1

第3回乃至第5回は本発明の第1の実施例を製造工程順に示した新面図である。

で加工し、ゲート低極4、及びゲート保護絶縁膜 5 を形成した。加工後のゲート電極投は 0.8 µ mであつた。次にテトラエトキシシラン(Si (C<sub>2</sub>H<sub>8</sub>O)<sub>4</sub>)による化学気相反応により0.3 μ m 厚のシリコン酸化膜を全面に堆積させた後、公知 のスパツタエツチング法によりシリコン基板1段 面と垂直方向にのみエツチングを進行させる界方 性エツチングを施し、平坦部のシリコン酸化膜を 除去してゲート電極4、及びゲート保護絶縁膜5 の個裝部にのみ選択的に残置させ、ゲート側壁絶 **歓談6を形成した。この状態により、加速エネル** ¥30KeVなる条件でPイオンのイオン注入と その後の950℃なる熱処理により打込みイオン の活性化を行いn- ソース拡像層7とn- ドレイ ン拡散層8を形成した。尚、上記工程に於てイオ ン打込み量と熱処理時間は n - 拡散層 7 及び 8 の 接合深さが0.25 μm、表面不純物濃度が3× 10<sup>18</sup>cm-<sup>8</sup>となるごとく設定した。次にn-ソー ス拡散層7、及びn- ドレイン拡散層8上に残蹊 しているシリコン酸化酸を験去し、再びシリコン

基板 1 表面を露出させた。 続いて 1 0 0 m 厚の. T i 翻 2 2 を 真空 蒸着法により 全面に 被着させた。 次に T i 膜内で 阻止される エネルギ条件 6 0 K e V で 1 × 1 0 <sup>16</sup> cm - <sup>2</sup> の P イオンを イオン打込した (第 3 図)。

期的な改等が図られたことを示している。尚、本 実施例に於て、層間絶縁膜15の所望箇所への開 孔はCF。をソースとするドライエツチング法に よつたが上記エツチングに対し、TiW膜による 拡散阻止膜131及び141の優蝕はほとんど無 視できるほどわずかである。

#### 突旋倒 2

第1回は本発明の第2の実施例を示す図である。 前記第1の実施例における第4回の状態より水影 雰囲気の六非化タングステン(WFe)を用い反 応温度350℃、圧力1Torrの横型反応炉を用い て200m厚のW膜13及び14はではできた。 上記の堆積条件ではW膜13及び14はTiSiz 膜 9及び10上にのみ選択的に堆積され、シリコン 酸化酸で特点されるフィルド酸化、シリコン 酸化酸酸5等の上に堆積化販2、ゲート保 酸糖は10m/分の堆積を投いて、設定した。 W膜13及び14の選択堆積の形成と、所望 施例に従い層間絶核膜15の形成と所望 節孔、及びAa蒸 辞膜の加工によるソース 間孔、及びAa蒸 辞膜の加工によるソース 第4図の状態よりスパッタリング法により 0.2 μm なる厚さにTiW膜全面に被着させた後、
TiSiュ 膜 9 及び 1 0 上を 酸うごとき 構成で 写真 触
刻により選択的に拡散阻止膜 1 3 1 及び 1 4 1 を
形成した。 次に繋がわずかに添加されたシリコン
酸化膜による 0.6 μm 厚の 附間絶縁膜 1 5 を 堆
積し、所塑部への開孔を 嬉した。 しかる後 S i が
添加された A c 膜を全面に 癌 むし、ソース 能極
1 6、ドレイン 配便 1 7 を含む 所 望の 健 短 び 配 線を 所 望の 回路 構成に 従つて A c 膜の 強刻により
形成した(第5図)。

上記の製造工程を経て作製された半導体装置に 於てはソース・ドレイン拡散 別上へのコンタクト 孔開孔時にTiSiz 版 9 及び 1 0 が侵益される不良 はまつたく発生せず極後の n・ 暦 1 1 及び 1 2 も 何の被害も発生しなかつた。 すなわち上記製造工 程に於て、比較の為に拡散阻止脱 1 3 1 及び 1 4 1 を用いなかつた半導体装置の接合電気特性 に高接触抵抗特性が同一ウエーハ内に於ても多発 し、特性にばらつきが生じた事实より考えれば闘

16、ドレイン電極17を含む電極と配線を所望 の回路構成に従つて形成した。

上記の製造工程を経て製造された半導体装置に 於てはTiSia膜9,10と自己整合的に拡散阻止 膜であるW膜13及び14が形成されるので前記 実施例1の場合のごとく拡散阻止膜を加工形成す る必要がない。したがつて良郷電性の拡散阻止膜 の加工ずれによるソース・ドレイン開短格等の歩 留り低下を防止でき、かつ工程数も前記第1の実 旅例にくらべて低減できた。本実施例に基づいて 形成されたW膜13及び14はCF。によるドラ イエッチングでは、まつたく侵蝕されず、したが つて層間絶縁膜15の開孔に対しても何ら影響さ れなかつた。さらにW膜13及び14はソース低 便16及びドレイン電極17を構成するALの拡 徴に対しても十分な拡散阻止効果を示し、ソース 電極16及びドレイン電極17の形成数に於け 3450℃、1時間なる水淵雰囲気中熱処理に対して も接合つきぬけ等の接合不良に関する不良はまつ たくみられず良好な電気特性が得られた。

#### 突旋例3

前記第2の突旋例を於て、ゲート個盤絶練膜6形 成後ソース・ドレイン拡散層形成予定領域上の群 い酸化膜を除去し、本発明者の1人らより先に出 願されている特顧昭58-76119 号に記載されてい 方法等を用い選択的に多結品又は非品質のシリコ ン辞版23及び24を形成した。しかる後、前記 第2又は第1の実施例に従つてn- 拡散層の形成 の為のイオン打込みと活性化の熱処理を施し、 n-ソース拡散房7及びn-ドレイン拡散層8を 形成した。尚上記のシリコン聡膜23及び24の 形成は前記各実施例における3n- ソース拡散層 7及びn-ドレイン拡散層8の形成後に実施し、 しかる後シリコン溶膜23及び24内に再度n-イオン打込み工程とその活性化熱処理を災施して もよい。 n- イオン打込みとその後の活性化熱処 理の後、前記第2の実施例に従ってTiSiz 腹91 及び101, n+ 析出附111及び121, Wの 週択地積による拡散阻止膜132、及び142の

第6図は本発明の第3の実施例を示す図である。

成した。続いて厚さ350mのシリコン溶膜を化 学気相反応で堆積した物POCのか拡散版とする熱 拡散法により上記シリコン薄膜を低抵抗化した。 上記拡散によりシリコン確勝とに形成される硅機 酸ガラスを希沸酸水容被で除去し、わずかに爆が 添加された硅燐酸ガラスを 0.2 д п の 厚さに 改 めて堆積した。次に上記シリコン辞膜及び硅燐酸 ガラス膜を同一マスクで加工し、ゲート電極4及 びゲート保護絶縁膜5を形成した。次にテトラエ トキシシラン (Si (CzHsO)4) による化学気 相反応により0.15 μm厚のシリコン酸化膜を 全面に堆積させ、公知のスパツタエツチング法に よりシリコン装板1表面と垂直方向にだけエッチ ングを進行させる異方性エツチングを施し、平坦 部のシリコン酸化酸を除去してゲート電極4及び ゲート保護絶縁膜5の側盤部にだけ選択的に残闘 させ、第1のゲート側壁絶縁膜6及び7を形成し た。この状態より、加速エネルギ30KeVの条 件で焺(P)イオンのイオン注入とその役の 950℃なる温度での熱処理により打込みイオン

形成等を選次災施し半導体装置を製造した。

第9 図乃至第11図及び第7図は本発明の第4の実施例を製造工程順に示した断面図である。

P 導電型、抵抗率 1 0 Q - cm のシリコン基板 1 に公知の素子分離技術を用いて 0 . 8 μ m 厚のフィルド酸化膜 2 を形成してから活性領域上のシリコン基板 1 表面を露出させる。この状態より熱酸化法により厚さ 1 5 m の清浄なシリコン酸化膜をシリコン基板表面に形成し、ゲート絡録膜 3 を構

の活性化を行いn-ソース拡散圏 8 とn-ドレイン拡散圏 9 を形成した。上記工程に於て、イオン打込み量と熱処理時間はn-拡散圏 8 及び 9 の接合課さが 0・1 5 μm、 表面不純物濃度が 3 × 1 0 18 cm-8 に最終的になるごとく設定した(第 9 図)。

この状態より再びSi(C1H6O)。による化学相反応を施し、0.15 μm厚の第2のシリコン酸化眼を増積した。その後、再びスパッタエッチングにより上記第1のゲート側壁絶縁膜6及び11をの側面部にのみ第2のシリコン酸化膜を選択的に吸避させ第2のゲート側壁絶縁膜10及び11を形成した。この状態によりn-ソース拡散層8シリコン酸化膜3を除去してシリコン系板1投版のを設けるといて100m厚のチタリコン酸化膜3を放いて100m厚のチタリカに破費させた。 続いて100m厚のチョウム (Ti) 膜123をスパッタリング法によりないて100m厚のチョウム (Ti) 膜123をスパッタリング法に出土の はかに破費させた後、Ti殴123内で阻止されるエネルギ条件、60KeVで1×10<sup>18</sup>cm-2のイオンをイオン法入した(第10回)。

Pイオン注入の後、N1 雰囲気、650℃なる 「条件の熱処理を行い、Ti苡123とシリコン兹 板1が接触する領域でチタンシリサイド (以降 TiSia と記すがTiとSiの比は1:2である必 要はない) 月12及び13を形成した。TiSia 増 の序さは70mであつた。上記のシリサイド関係 成然処理に於て、Ti膜123内に注入されてい た高級度のPイオンの一部はTiSia 層形成時に TiSia 周12及び13直下に高濃度でかつ50mm 以下の極浅で折出し、 n+ 層が形成される。上記 のn+ 層はn- ソース拡散層8及びn- ドレイン 拡放暦9とTiSi2 周12及び13間で良好なオー ミツク接触を可能とするものである。TiSia 房 12及び13の形成後、末反応のTi膜を過酸化 水淵水とアンモニア水の混合水溶液で除去すると シリコン酸化膜や硅燐酸ガラス上のTi膜はシリ サイド化されておらず容易に除去され、n- 拡放 月12及び13上にのみTiSi: 月12及び13が 残置された(第11図)。

第11卤の状態より掛がわずかに添加されたシ

個の測定に於て、短絡不良はわずか3ケしか見出 されなかつた。

さらにソース・ドレイン拡散層上がシリサイド 化された本実施例に基づくトランジスタに於ては、 n-ソース拡散層上及びn-ドレイン拡散層9の 接合探さをゲート個壁絶縁厚と独立に設定でき、 0.15 μmと没く構成することができた。第2 図で示され、本実施例と同一のゲート健駐絶縁眼 厚、 0.3 μm、を有する従来トランジスタに於 いては上記の接合深さは、0.3 μmであり、本 夹施例の倍の深さであつた。 両者のソース・ドレ イン間耐圧を認定したところ前者の耐圧は後者よ り約1.5 V高く、9.5 Vなる高耐圧組が得ら れた。両者の耐圧の制限要因につき2次元数鐵解 析法による計算機解析を行つた結果、後者、すな わち従来構造粛子の倒圧はソース・ドレイン間の パンチスルー現象に抜づくものであり、前者は智 筋降収によることが推定された。上記解析より、 本実施例に抜づけばソース・ドレイン接合保さを ゲート個壁箱練膜厚と独立に投くすることができ、

リコン酸化酸を 0・6 μ m F 単様 積し、層間絶象膜 1 4 を構成し、その所望箇所への間孔を施した。 上記聞孔工程に用いたフォトレジスト膜を残骸したまま的 0・2 μ m の T i Ψ 膜を被 符させた。この状態で上記フォトレジスト膜を除去すると開孔部以外の T i Ψ 膜も同時に除去され、 T i Ψ 膜 1 5 及び 1 6 は関孔部にのみ選択的に 短附された。しかる 検、 A 4 膜を全面に 蒸着し、上記 A 4 度を 所望の回路 構成に したがつて 触列してソース 電値 1 7 及びドレイン 電値 1 8 を含む 電極と配線を形成した(第 7 図)。

上記の製造工程を終て製造されたトランジスタに放ては 0・3 μmと同一 腹厚を有し、単層で構成されるゲート側壁絶縁膜を有する第 8 図で示されるごとを従来公知のトランジスタに比してゲート 電極とソース、又はドレイン・シリサイド 別間の短絡不良が飛躍的に改善された。すなわち、後者における短絡不良は主にウェーハ網辺部に集集中し、関定瀬子 1 4 8 ケ中 2 1 ケ見出されたのに対し、本実施例に基づくトランジスタに於ては間数

パンチスルー低圧を高めることができた。

本実施例に於ては説明の都合上、第1のゲート側壁絶数脱6及び7とゲート保護絶縁膜5を別工程で構成する例について説明したが、ゲート電極4の加工後、低温超式酸化法等を用いて高速度に不統物が注入されているゲート健積4上し及び側盤部に遊択的に厚い酸化膜を形成し、同時にゲート保 級絶縁膜5と第1のゲート側壁絶縁膜6及び7を形成してもよい。すなわち、第2のゲート側壁絶数膜6及び7は熱酸化膜で、第2のゲート側壁絶数膜10及び11は地積膜で構成しても何ら間脳がない。

### (発明の効果)

本発明によれば組微細半導体製設を開開絡敏設の加工条件のバランキにまつたく影響されず、かつAgのつき抜け不良も完全に防止できる効果がある。さらに本発明によれば拡散削止談を400で以下の低温で、かつソース・ドレイン倒域と自己整合的に構成できるので極視ソース・ドレイン

不良も生ずることなく高耐圧・高利得の超微和半 導体装置を実現できる効果を有する。

高、以上の説明において、半導体基体なる記録を行つたが、上記は説明の簡略化の為のものであり、半導体基板上のエピキタシヤル層や半導体基板内に深く形成されたいわゆるウエル拡散層も上記の半導体基板と関係に考え、本発明を適用することができる。

本発明の各実施例に於て、シリサイド層としてチタンシリサイドを用いる例につき記収したが上記のシリサイド層は他の金属シリサイド、例えばW、Pt、Pd、Ta、Cr、Co、Nb、Hff、Ni、2r等の高融点金属、又は透移のいかは、例がで置換えても何らさしつかえないとはかかって、サイドでス・拡散層、及びn・ドレインは、放射のでして、ないののからには、ないののからは、ないののがでした。ないが、ないのが、ないのでである。これを変換のにも適用できることは自事である。また各実施例に

於てはソース・ドレイン拡散層を n 導電型で 構成 するいわゆる n チャネル型構成について設明した が上記は P・、 P・型のソース・ドレイン拡散層を 有するいわゆる P チャネル型構成に対してもを 明が有効であることは 明らかである。 したがつて 本発明は相槌型 M O S 電界効果トランジスタ が トランジスタ が同一括板上に多数構成されている 半導体集積回路装置にも適用されることは 言うま でもない。

尚、拡散阻止膜の例として前記各実施例に於てはTiW、W膜の場合について示したが他にTiN,Ti,Ta,又はTa膜のごとくAgの拡散を阻止し、層面絶縁膜の加工時に影響されない良導電性緩脱であればよい。

更に、本発明によればゲート電復とソース・ドレイン拡散層上シリサイド専問のピンホール密度を飛翔的に低減できるのでトランジスタの各端子間短絡不良を格段に解消することができる。さらに本発明によればソース・ドレイン拡散層を第1のゲート側盤絶縁脱鏡から導入するため集計され

たゲート側壁絶縁膜の膜厚と無関係に違い接合を 有するソース・ドレイン接合を構成でき、パンチ スルー現象によるソース・ドレイン間耐圧を向上 できる効果がある。

尚、特許請求の範囲に於て、第1の絶縁既、第 2の絶縁膜、さらには第3の絶縁膜なる表現を用いたが、これらはいずれも単層絶縁膜に限定される必要はなく、いずれの絶縁膜も多層重合せ絶縁で構成されていても本発明の精神を逸脱しない。

さらに本発明は本発明者らにより先に特顧昭58 ~76119 号として先に出願されたごとき半導体装 置、すなわち、ソース・ドレイン領域が半導体基 板上に積上げられた構造、又はゲート価極が半導 体基板表面下に埋込まれた構造に対しても適用で きることは明らかである。

さらに本発明の実施例に於ては説明の都合上、 P型基板内に n 型ソース・ドレイン拡散層を有す るいわゆる n チヤネル型トランジスタにつき説明 したが、 n 型基板、又は n 型ウエル領域内に P型 のソース・ドレイン領域を有するいわゆる P チャ ネルのMOS型電界効果トランジスタ、さらには P及びnチヤネルのMOS型電界効果トランジス タが同一基板内に構成されている相補型MOS間 界効果トランジスタ、及び同一半導体基板内に多 数個のトランジスタが構成されている半導体集積 回路装置にも適用できることは明らかである。

尚、本発明の実施例に於て、説明の都合上シリサイド間12及び13としてチタンシリサイドの場合につき説明したが上記はチタンシリサイドに限定される必要はなく、W, Mo, Ta, Pd, Pt, Cr, Co, Ni, Zr, Nb, Hf等の高融点金刷、又は退移金属のシリサイド、さらには上記金属自体で買換えても何らさしつかえない。図面の簡単な説明

第1回は本発明の第2の実施例を示す断面図で本発明の代表例である。第2回は従来の半導体装置の断面を示す図、第3回乃至第5回は本発明の第1の実施例を工程順に示す断面図、第6回は本発明の第3の実施例を示す断面図、第7回は本発明の実施例を示す断面図、第8回は従来公知の半

# 特開昭62-143473 (9)

砂体装置を示す所面図、第9図乃型第11図は本 ・発明の実施例を製造工程順に示す所面図である。 1…基板、2…絶象膜、3…ゲート絶象膜、4… ゲート電板、5,6…絶象膜。

代理人 弁理士 小川田男









